(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-212185

(43)公開日 平成7年(1995)8月11日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

H03H 11/04

D 8628-5J

審査請求 未請求 請求項の数3 OL (全13頁)

株式会社日立製作所

(21)出願番号

特願平6-1747

(71) 出願人 000005108

(22)出顧日

平成6年(1994)1月12日

東京都千代田区神田駿河台四丁目6番地

(72)発明者 丹場 裕子

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(74)代理人 弁理士 大日方 宮雄


(54) 【発明の名称】 アナログフィルタ回路

(57)【要約】

【目的】 低電圧・低消費電力で低歪かつ周波数偏差の 少ないフィルタ回路を実現する。

【構成】 OTA-Cフィルタに使用されるGm制御可能なアンプとして、基本差動増幅回路の入力差動MOSFETのドレインに接続された負荷MOSFETのゲートにバイアス回路からの定電圧を印加して定電流源化するとともに、回路の反転出力端子を入力端子に結合してやるようにした。

【効果】 入力差動MOSFETの負荷MOSFETが 定電流源化されるため、入力差動MOSFETのドレイ ン電圧が入力信号レベルに依存しなくなり、電源電圧を 1.5 V程度に低くしても入力信号が上昇したときに入 力差動MOSFETが非飽和になるのを防止することが できる。しかも、反転出力端子が入力端子と結合されて いるので、反転出力端子から出力される非反転出力端子 と逆向きの電流を非反転入力端子から吸収させることが でき、これによって回路のバランスを容易に保つことが できる。



【特許請求の範囲】

【請求項1】 ソース共通接続された一対の入力差動M OSFETと、これらの入力差動MOSFETの共通ソースに接続された定電流用MOSFETと、上記入力差動MOSFETのドレイン側にそれぞれ接続された定電流型負荷MOSFETと、コントロール電圧に応じたバイアス電圧を上記定電流用MOSFETおよび定電流型負荷MOSFETのゲートに供給して所定の電流を流すためのバイアス回路とを備え、反転出力端子が入力端子に結合されてなり、上記コントロール電圧によりトランスコンダクタンスが制御可能にされた電圧電流変換回路を備えてなることを特徴とするアナログフィルタ回路。

【請求項2】 上記バイアス回路は、上記非反転入力端子に入力される電圧が印加されるモニタ用端子を備え、上記定電流用MOSFETおよび定電流型負荷MOSFETのドレイン電圧の変動に伴い変動する電流を補償させるようなバイアス電圧を発生するように構成されてなることを特徴とする請求項1記載のアナログフィルタ回路。

【請求項3】 請求項1のトランスコンダクタンスが制御可能な差動増幅回路を複数個含むアナログフィルタ回路において、上記バイアス回路は複数個の差動増幅回路に対応して共通に設けられていることを特徴とする請求項1または請求項2記載のアナログフィルタ回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、アナログ信号処理技術 さらにはトランスコンダクタンスを制御可能な差動増幅 回路を用いたアナログフィルタ回路に適用して特に有効 な技術に関し、例えば携帯電話等低電圧で動作する機器 に使用されるLSIに内蔵されるアナログフィルタ回路 に利用して有効な技術に関する。

[0002]

【従来の技術】近年、携帯電話や電池動作の電子機器(例えばノートパソコン、カセットテープレコーダ等)の普及に伴い、より一層の小型・軽量化を図り、かつ小型電池で長時間利用できるようにするために、LSIの低電圧・低消費電力化の要請が高まっている。一方、通信やオーディオの分野ではディジタル化の時代を迎えているが、取り扱うべき音声や画像、電波等はもともとアナログ信号であるため、アナログ回路が不可欠である。また、ディジタル通信の信号処理においても、A-D,D-A変換器やその前後に折り返しノイズまたは高周波成分を除去するためのアナログフィルタが必要とされる。

[0003]

【発明が解決しようとする課題】しかしながら、アナログ回路の多くはその性能が電源電圧に大きく依存しており、低電圧化には大きな工夫が必要である。中でも、キーとなる技術はA-D, D-A変換器やフィルタ回路で

あるが、A-D, D-A変換器に関しては電流駆動型等の検討が進められている。従って、残る大きな課題として、低電圧・低消費電力で低歪かつ周波数偏差の少ないフィルタ回路の実現がある。

2

【0004】従来、アナログフィルタ回路としては、抵抗と容量を用いたCRフィルタと、CRフィルタの抵抗をスイッチで置き換えたスイッチトキャパシタ・フィルタが多用されている。上記CRフィルタは連続時間系のフィルタであり、カットオフ周波数 f c (利得-3dB における周波数)は1/2πRCで表わされ、抵抗の製造バラツキ(±30%)と容量の製造バラツキ(±20%)によってカットオフ周波数 f c が最大で±50%も変動するため、周波数偏差が非常に悪いという問題点がある。

【0005】一方、スイッチトキャパシタ・フィルタは、離散時間系のフィルタであり、サンプリング周波数をfsとすると、カットオフ周波数fcがfs・C1/C2で表わされる。このようにスイッチトキャパシタ・フィルタは、カットオフ周波数fcがサンプリング周波数を登量比で決まるため、周波数偏差は非常に良好な特性を示すが、信号周波数に比べて10倍あるいはそれ以上高い周波数に追従可能な高速アンプが必要とされるという問題点がある。

【0006】また、スイッチトキャパシタ・フィルタでは、連続時間系の前置フィルタおよび後置フィルタが必要であり低消費電力化には適していないとともに、電源電圧が低いとスイッチを構成するMOSFETがオンしなくなり、低電圧化にも適さない。この場合、スイッチをオン、オフするクロックを昇圧する方法も考えられるが、フィードスルーが増大するため、SN比(Signal to Noise ratio)が劣化する要因となる。

【0007】さらに、低電圧、低消費電力化可能なアナログフィルタ回路として、CRフィルタの抵抗の変わりに、トランスコンダクタンスGm(電圧一電流変換特性)を制御可能な差動増幅回路(Operational Transconductance Amplifier)で置き換えた図19に示すようなOTA-Cフィルタが提案されている。OTA-Cフィルタはカットオフ周波数fcがGm/2πCで表わされ、容量Cのバラツキ量に応じて差動増幅回路のGmを40 調整することによってカットオフ周波数fcの偏差を補償することができるという利点を有している。しかしながら、従来のOTA-Cフィルタの歪は0.2%が限界であり実用上満足できるものではなかった。

【0008】そこで、本発明者は、OTA-Cフィルタが低電圧化できない原因について検討した。従来、OTA-Cフィルタに使用されるGm制御可能なアンプは、図18に示すような差動増幅回路で構成されており、定電流用MOSFET M5のゲート電圧Vcを調整してバイアス電流Icを変化させることによりGmを調整するようになっている。

3

【0009】ところが、図18の基本回路にあっては、入力差動MOSFET M3のドレイン端子に負荷として接続されたMOSFET M1が、ゲートとドレインが結合されたいわゆるダイオード接続されている。そのため、電源電圧VDDが小さくかつVe(M3のゲート・ソー間電圧Vgsとしきい値電圧Vthとの差Vgs-Vth)およびP-MOSFET M1, M2のしきい値電圧が大きい場合、ノードN1の電圧すなわちMOSFET M3のドレイン電圧が下がり、入力信号Vinが上昇したときにMOSFET M3が非飽和になってしまう。これが、OTA-Cフィルタを低電圧化できない原因であるとの結論に達した。

【0010】本発明は、上記のような背景の下になされたもので、その目的とするところは、低電圧・低消費電力で低歪かつ周波数偏差の少ないフィルタ回路を提供することにある。本発明の他の目的は、ディジタル回路とアナログ回路が混在したLSIに適したフィルタ回路を提供することにある。本発明のさらに他の目的は、トランスコンダクタンスの安定な差動増幅回路を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。

[0011]

【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。すなわち、OTA-Cフィルタに使用されるGm制御可能なアンプとして、基本差動増幅回路の入力差動MOSFETのドレインに接続された負荷MOSFETのゲートにバイアス回路からの定電圧を印加して定電流源化するとともに、回路の反転出力端子を入力端子と結合してやるようにしたものである。さらに、好ましくは上記基本差動増幅回路には、入力電圧をモニタしてそのレベルに応じたバイアス電圧を発生し、それを基本差動増幅回路の定電流用のMOSFETのゲートに供給することで、チャネル長変調効果による電流変動を補償させる電流補償型バイアス発生回路を具備させるようにする。

[0012]

【作用】上記した手段によれば、入力差動MOSFETの負荷となるMOSFETが定電流源化されるため、入力差動MOSFETのドレイン電圧が定電流型の負荷MOSFETのしきい値電圧に依存しなくなり、電源電圧を1.5V程度に低くしても入力信号が上昇したときに入力差動MOSFETが非飽和になるのを防止することができる。しかも、差動増幅回路では非反転出力端子のみから出力電圧を取り出すシングルエンド出力構成にすると、反転出力端子から出力される非反転出力端子と逆向きの電流を入力差動MOSFETのドレイン電圧を変化させることで吸収しようとするため、非反転出力端子の電圧が大きく変動して回路のバランスを保てなくなる

が、上記のように非反転入力端子と反転出力端子とを結合してやれば、反転出力端子から出力される非反転出力端子と逆向きの電流を入力端子から吸収させることができ、これによって回路のバランスを容易に保つことができる。また、入力差動MOSFETのドレイン電圧が同じように変動するので、対称性が向上し、歪を低減することができる。さらに、チャネル長変調効果による電流変動を補償できるため、差動増幅回路のバイアス電流が一定になり、トランスコンダクタンスを安定させ、出力の歪をより一層小さくすることができる。

4

[0013]

【実施例】図1および図2に本発明に係るGm制御可能 な差動増幅回路と、これを使用したOTA-Cフィルタ の一実施例が示されている。なお、図面において、ゲー ト端子から外向きの矢印が付されているMOSFET (例えばM3, M4, M5) はNチャネル型であり、ゲ ート端子に向かうの矢印が付されているMOSFET (例えばM1, M2) はPチャネル型である。本実施例 の差動増幅回路は、差動増幅段OTAとそのバイアス回 路BIASとからなり、差動増幅段OTAは、入力差動 MOSFET M3, M4のドレイン側に接続された負 荷MOSFET M1, M2が定電流源化され、そのゲ ートバイアス電圧を発生するバイアス回路BIASが設 けられており、しかも、そのバイアス回路BIASは、 入力差動MOSFET M1, M2の共通ソース側に接 続された定電流用MOSFET M5のゲートバイアス 電圧をも発生するように構成されている。

【0014】本実施例の差動増幅回路では、すべてのM OSFETが飽和領域で動作するための入力信号Vinの 30 振幅は、

2 Ve+Vthn<Vin<VDD-Ve

40 Gm = I out / Δ V in = $\sqrt{$ (I c· β ·W/L) / 2 ここで、 β はMOSFET M3, M4のチャネルコンダクタンスである。

【0015】ただし、本実施例の差動増幅回路では、反転出力端子out-から出力される上記電流Ioutと逆向きの電流Iout-が問題となる。この電流の出力先がないと、MOSFET M3のドレイン電圧を変化させることでこの電流を吸収しようとするため、反転出力端子out-の電圧は大きく変動し、回路のバランスを保てなくなる。このような場合には、通常、反転出力端子out-と非反転出力端子out+との間に容量を挿入した差

動出力方式が用いられるが、本発明のフィルタ回路では 差動増幅回路をシングルエンド出力とする必要があっ た。そこで、本実施例の差動増幅回路では、非反転入力 端子(in+)と反転出力端子(out-)とを結合し て、反転出力端子(out-)から出力される非反転出 力端子と逆向きの電流(Iout)を、非反転入力端子 (in+)から吸収させるように構成している。

【0016】次に、バイアス回路BIASについて説明する。本実施例の差動増幅回路におけるバイアス回路BIASは、電源電圧VDDと接地電位との間に直列接続されたMOSFET MB0, MB1と、同じく電源電圧VDDと接地電位との間に直列接続されたMOSFET MB2, MB4とから構成されており、接地電位側のMOSFET MB1はゲート・ドレインが結合されてそのドレイン電圧がMB1とMB4および差動増幅段OTAの上記定電流用MOSFET M5のゲート端子に印加され、カレントミラー回路を構成している。

【0017】また、バイアス回路BIASのMOSFET MB2はゲート・ドレインが結合されたダイオード接続形態とされ、そのドレイン電圧が差動増幅段OTAの上記定電流型負荷MOSFET M1, M2のゲート端子に印加されている。そして、バイアス回路BIASのMOSFET MB0のゲートにGm制御用コントロール電圧Vcが供給され、Vcのレベルに応じたバイアス電流が定電流用MOSFET M1, M2, M5に流されることにより、差動増幅段OTAのGmが制御されるように構成されている。

【0018】具体的には、Gm制御用コントロール電圧 Vcのレベルが高くなるとMOSFET MB0の電流 が減少して、カレントミラー接続されたMB1, MB4 およびM5のゲート電圧が下がり、差動増幅段のバイア ス電流が減少される。一方、コントロール電圧Vcのレベルが低くなるとMOSFET MB0の電流が増加して、カレントミラー接続されたMB1, MB4およびM5のゲート電圧が上昇し、差動増幅段のバイアス電流が増加される。

【0019】 さらに、この実施例では、電源電圧VDDが 1.5Vのような低い値に設定されていても、0.9 $1V\sim1.22V$ のような入力信号Vinに対して、入力 差動MOSFET M3, M4が非飽和にならないようにするバイアス電圧が、上記バイアス回路BIASで形成されて、定電流型負荷MOSFET M1, M2のゲートに印加されるように構成されている。その結果、 0.8μ mアナログディジタルプロセス用モデルパラメータを用いた回路シュミレーションで、本実施例の回路方式による歪は、電源電圧 1.5V、入力信号 1.05 1.5V、入力周波数 1.0.5k 1.5V、入力周波数 1.0.5k 1.5V0、入力周波数 1.0.5k0、1.5V0、入力周波数 1.0.5k1 1.05k1 1.5V1 1.5V1 1.5V1 1.5V1 1.5V2 1.5V3 1.5V4 1.5V5 1.5V5 1.5V5 1.5V7 1.5V7 1.5V7 1.5V7 1.5V8 1.5V9 1.

【0020】ところで、本実施例の差動増幅回路におい

て、MOSFET M1, M2, M5を理想の電流源と仮定したときの歪は0.02%である。従って、上記シュミレーションによる歪0.12%は、入出力信号の変化に伴ってM1, M2, M5のドレイン電圧が変動し、チャネル長変調効果によって電流が変化するため発生していると考えられる。そこで、この実施例では、上記MOSFET M1, M2およびM5のチャネル長を6μm程度に設定することにより、チャネル長変調効果によるドレイン電圧の変動を抑制し、差動増幅回路の出力歪10を小さくするようにした。

6

【0021】図3に差動増幅回路の歪とMOSFET M5のチャネル長との関係を示す。ただし、図3は、M OSFET M5に同じ大きさの電流が流れるように、 そのチャネル幅と長さとの比W/Lを一定にして、測定 を行なった結果である。従来からMOSFETのチャネ ル長変調効果はチャネル長を長くすることで低減できる ことが知られている。しかるに、本発明者の研究により 差動増幅回路にあっては、図3に示されているように、 出力歪はMOSFET M5のチャネル長が6μm程度 のときに最小となり、それ以上では逆に劣化することが 明らかにされた。これは、チャネル長を大きくすると、 チャネル長変調効果による電流誤差の振幅は小さくなる が、図1の回路のノードN2に付加される寄生容量Cs (M5のドレイン容量) も増大し、寄生容量Csに流れ る電流による電流誤差が増大するためである。このこと から、図1の差動増幅回路にあっては、MOSFET M3, M4, M5 として β (チャネルコンダクタンス) の大きなNチャネル型を使用するのが有利であることが 分かる。

【0022】図4および図5には、本発明に係るGm制 御可能な差動増幅回路と、これを使用したOTA-Cフ ィルタの第2の実施例が示されている。図4において、 図1の回路と同一符号が付されている素子は同一の素子 を示す。この実施例の差動増幅回路は、図1の実施例の 回路を、入力信号の変化に合わせて定電流用MOSFE T M5の電流を補償するように改良することによっ て、さらに低歪化を図ったものである。すなわち、図1 の回路にあっては、入力電圧が下がるとそれに伴ってノ ードN2の電位が下がり、MOSFET M5の電流が 40 減少し、入力電圧が上がるとそれに伴ってノードN2の 電位が上がり、MOSFET M5の電流が増加してし まう。そこで、図4の回路では、上記MOSFET M 5の電流増減分を補うように、M5のゲート電圧を上下 させて電流を一定に保てるようにバイアス回路BIAS が改良されている。

【0023】すなわち、差動増幅段OTAの定電流用MOSFET M5に、バイアス回路BIASに設けられたMOSFET MB11がカレントミラー接続されており、コントロール電圧Vcに応じた電流が流されるMOSFET MB1には、電源電圧VDDと接地電位と

の間に直列接続されたMOSFET MB5, MB6, MB7列の中のMB7が、MB4と共にカレントミラー接続されている。また、電源電圧VDDと接地電位との間に直列接続されたMOSFET MB2とMB4との間には、そのゲート端子に入力信号を受けるようにされたMOSFET MB3が設けられている。そして、MOSFET MB2には、そのソース端子が電源電圧VDDに接続されたMOSFET MB8がカレントミラー接続され、このMOSFET MB8のドレイン端子と接地電位との間には上記MOSFET MB9が接続されている。また、上記MOSFET MB9が接続されたMOSFET MB11と直列接続されたMOSFET MB11と直列接続されたMOSFET MB10のゲート端子が接続されている。

【0024】さらに、上記MOSFET MB5には、MOSFET MB12とMB15がカレントミラー接続され、このうちMOSFET MB12のドレイン端子と接地電位との間には、上記MOSFET MB3のソース電圧をゲート端子に受けるMOSFET MB13とダイオード接続のMOSFET MB14とが直列接続されている。一方、上記MOSFET MB15のドレイン端子と接地電位との間には、上記MOSFET MB5, MB6, MB7列と対照的なMOSFET MB5, MB6, MB7列と対照的なMOSFET列をなすダイオード接続のMOSFET MB16とMB17とが直列形態に接続されている。

【0025】また、上記MOSFET MB16には電源電圧VDDと接地電位との間に直列接続されたMOSFET MB18とMB19のうちMB18がカレントミラー接続され、上記MOSFET MB14にはMB19がカレントミラー接続されている。そして、このMOSFET MB18とMB19の接続ノードにMOSFET MB20のゲート端子が接続され、MOSFET MB20のドレイン端子と電源電圧VDDとの間にダイオード接続されたMOSFET MB21が接続されており、このMOSFET MB21に対して差動増幅段の定電流型負荷MOSFET M1, M2がカレントミラー接続されている。

【0026】次に、上記バイアス回路のうち定電流用MOSFET M5側の電流補償動作を図6を用いて説明する。この実施例では、バイアス回路に入力信号Binのモニタ端子MTが設けられ、このモニタ端子MTに、定電流用MOSFET MB4によって一定の電流が流れるようにされたMOSFET MB3のゲート端子が接続されている。これによって、MOSFET MB3は擬似入力MOSFETとして作用し、そのソース電圧は、差動増幅段のノードN2の電位(定電流用MOSFET M5のドレイン電圧)と同じ様に、入力信号Binの上下動に応じて上下するようになる。そのため、例えば入力信号Binが上昇すると、MOSFET MB3のソース電圧が上がり、ドレイン側に接続されたMOSF

ET MB2に流れる電流が増加する。その結果、MOSFET MB2とカレントミラー接続されたMOSFETMB8の電流が増加し、MB9に流れる電流も増加する。

8

【0027】一方、MOSFET MB9のゲートには MB6によって常に一定の電圧が印加されているため、 MOSFET MB8の電流が増加すると、MB9のゲート・ソース間電圧Vgsが大きくなり、MOSFET MB10のゲート電圧が上がる。その結果、MOSF ET MB10がよびそのドレイン側に接続されたMOSFET MB11の電流が減少し、MB11とカレントミラー接続されたMOSFET M5の電流を減少させるように作用し、ノードN2の電位の上昇によりチャネル長変調効果で増加しようとするMOSFET M5の電流を補償することができる。入力信号Binが下がった場合には、上記とは逆にノードN2の電位の効果により減少しようとするMOSFET M5の電流を増加させるようにバイアス回路が動作する。

【0028】図5の実施例における定電流型負荷MOS FET M1, M2側の電流補償動作は、ほぼ上記と同一であり単に電位関係が逆になっている。すなわち、MOSFET MB4, MB7に相当するのが、MOSFET MB12, MB8に相当するのがMOSFET MB14, MB19で、MOSFET MB9, MB10, M11に相当するのがMOSFET MB18, MB20, MB21、またMOSFET MB3に相当するのがMOSFET MB18, MB20, MB21、またMOSFET MB3に相当するのがMOSFET MB13で、特に制限されないが、入力信号BinよりもMB3のVth分だけ低い電位がMOSFET MB13のが一ト端子にモニタ入力として印加され、MB13の動作範囲が広くされている。

【0029】従って、図5のバイアス回路では、例えば 入力信号Binが上昇すると、MOSFET MB13の ゲート電圧が上がり、ドレイン側に接続されたMOSF ETMB14に流れる電流が減少する。その結果、MO SFET MB14とカレントミラー接続されたMOS FET MB19の電流が減少し、MB18に流れる電 流も減少する。そして、MOSFET MB19の電流 が減少すると、MB18のゲート・ソース間電圧Vgs 40 が小さくなり、MOSFET MB20のゲート電圧が 上がる。その結果、MOSFET MB20およびその ドレイン側に接続されたMOSFET MB11の電流 が増加し、MB21とカレントミラー接続されたMOS FET M1, M2の電流を増加させるように作用し、 出力電圧out-,out+の上昇によりチャネル長変調 効果で減少しようとするMOSFET M1, M2の電 流を補償することができる。入力信号Binが下がった場 合には、上記とは逆に出力電圧out-, out+の降下 により増加しようとするMOSFETM5の電流を減少 させるようにバイアス回路が動作する。

【0030】以上説明したように、上記バイアス回路では、定電流用MOSFET M5のドレインと同じようにMB4のドレイン電圧を変動させ、その電流変動をMB2からMB8にカレントミラー回路を利用して伝えるとともに、MOSFET MB9は定電圧によってバイアスするようにしている。そのため、MOSFETMB9のソースすなわちMB10のゲート電位は、MB4のドレイン変動による電流変動分だけ逆方向に変動し、これをMOSFET MB11を通して定電流用MOSFET M5のゲートに供給している。その結果、上記バイアス回路による定電流用MOSFET M5の電流変動は、0.2%に低減される。定電流型負荷MOSFET M1, M2についても電流補償するようにした図5の差動増幅回路を適用した1次フィルタにおける歪は、0.024%に改善することができる。

【0031】図7には、OTA-Cフィルタに使用して 好適なGm制御可能な差動増幅回路の他の実施例が示さ れている。図7の差動増幅回路は、クロスカップル方式 と呼ばれる線形性の優れたGmを有する差動増幅回路を OTA-Cフィルタに適するように改良したものであ る。クロスカップル方式の差動増幅回路は、ソース共通 接続された2組のMOSFET対Q1, Q2とQ3, Q 4のドレインを交差的に共通接続し、その共通ドレイン には定電流源IOをそれぞれ接続すると共に、Q1とQ 3のゲート端子およびQ2とQ4のゲート端子に、それ ぞれ直流レベルがVB分だけ異なる信号を入力させるよ うにしたもので、Gmがバイアス電流Idに依存しない という特徴を備えている。そのため、共通ソースに接続 される定電流源ICOを構成するMOSFETのW/L (ゲート幅とゲート長との比)を予め大きな値に設計し ておくことにより、高周波の入力によって出力電流 I o u t が増大しても歪を発生しないようにすることができ

【0032】ところが、従来のクロスカップル方式の差動増幅回路はVB発生用のMOSFETのしきい値電圧の変動によってMOSFET Q1, Q2, Q3, Q4のゲート電圧が変動するため、全てのMOSFETが飽和動作する入力振幅が小さくなってしまい、低電圧フィルタには不向きであった。図7の実施例のクロスカップル方式の差動増幅回路では、差動MOSFETQ1, Q2, Q3, Q4の前段に、ダイオード接続されたレベルシフト用のMOSFET Q5, Q6, Q7, Q8をそれぞれ設けておき、ソースフォロワ型の入力MOSFET Q11, Q12で入力信号をシフトアップした後、同じ特性のMOSFETでシフトダウンして差動MOSFET Q11, Q2, Q3, Q4に入力させるようにしている。

【0033】つまり、ゲートに入力信号Bin+(Bin-)が入力されたMOSFET Q11(Q12)のソース電圧を、ダイオード接続のMOSFET Q5, Q6

(Q7, Q8)のソース端子に入力し、そのゲート端子から出力を取り出して差動MOSFET Q1, Q2 (Q3, Q4)のゲート端子に入力させている。この実施例の回路では、MOSFET Q5とQ6のレベルダウン量の差およびQ7とQ8のレベルダウン量の差がVBとされる。

10

【0034】入力MOSFET Q11, Q12および ダイオード接続のMOSFET Q5, Q6, Q7, Q 8には、それぞれ定電流源が接続されており、このうち Q5とQ7には、Q11とQ12と同一の電流を流す定 電流源 I 1 が接続され、Q6, Q8には可変定電流源 I Cが接続されている。従って、この実施例の差動増幅回 路では、可変定電流源ICの電流を調整することによっ て上記入力電位差VBを制御し、Gmを変えてやること ができる。一方、この実施例では、MOSFET Q 5, Q6(Q7, Q8) がソース入力でありインピーダ ンスが低いため、Q11 (Q12) とQ5, Q6 (Q 7, Q8)との間で電流が相互に流れ込み合い、予定し た電流が流れるとは限らない。そこで、実施例では、Q 20 11 (Q12) とQ5, Q6 (Q7, Q8) のソース端 子およびドレイン端子の両方にそれぞれ等しい電流源を 設けて、各MOSFETに流れる電流を確定できるよう にしてある。

【0035】図7の実施例では、可変定電流源ICや定電流源IO、I1、ICOのバイアス回路として、図4に示されているような電流補償型のバイアス回路を使用することにより、さらに歪を改善することが可能である。また、実施例では、差動MOSFET Q1、Q2、Q3、Q4をNチャネル型で構成し、入力MOSFET Q11、Q12およびレベルシフト用のMOSFET Q5、Q6、Q7、Q8をPチャネル型で構成しているが、それぞれ逆の導電型のMOSFETで構成することも可能である。また、上記定電流源I1、I0および可変定電流源ICはそれぞれ1個のMOSFETで構成することができる。

【0036】図8は、上記電流源I1、I0および可変定電流源ICがそれぞれ1個のMOSFETで構成された場合におけるそれぞれのゲートバイアス電圧を発生するバイアス回路の一例を示す。図8において、BIAS 1は上記電流源I1、I0のバイアス電圧Vc1,Vc1,を発生するバイアス回路、BIAS2は上記可変定電流源ICのバイアス回路、BIAS2は上記可変定電流源ICのバイアス電圧Vc1,Vc1,を発生するバイアス回路であり、それぞれ図5の実施例におけるバイアス回路BIASと同一の構成を有し、チャネル長変調効果による電流の増減の補償が可能にされている。図8において、図5の実施例におけるバイアス回路BIASを構成する素子と同一の機能を有する素子には同一の符号を付して詳細な説明は省略する。なお、Gmの制御はバイアス回路BIAS1のコントロール端子への電圧

コントロール端子へは一定の電圧Vgを印加して、バイアス回路BIAS2はチャネル長変調効果による電流の増減の補償のみ行なうようになっている。

【0037】次に、温度や製造バラツキにより変化する 差動増幅回路のGmを所望の値に調整するための上記コ ントロール電圧 V c が自動的に得られるようにした実施 例について説明する。本実施例では、図9に示されてい るように、本来の信号処理系に使用されるOTA-Cフ ィルタ(以下、マスタフィルタと称する)10の他に、 所望の周波数を有する参照信号Viをモニタするモニタ 用フィルタ(以下、スレーブフィルタと称する)20 と、このスレーブフィルタ20の出力Voと上記参照信 号Viとの位相差を検出してその位相差が所定の値(4 5°)となるようにフィードバックすることでスレーブ フィルタ20のカットオフ周波数fcを所望の値に調整 するフィードバック信号を形成する位相差検出調整回路 30とを設け、上記フィードバック信号をマスタフィル タ10のGm制御用コントロール電圧Vcとして供給す るようにしたものである。

【0038】この実施例においては、マスタフィルタ10を構成するOTA(Gm調整可能なアンプ)と同一構成のOTAによってスレーブフィルタ20を構成することにより、Gmやその温度特性、容量の製造バラツキは同一半導体チップ内ではほぼ同一になるという半導体集積回路の性質から、マスタフィルタ10のカットオフ周波数fcをスレーブフィルタ20のfcと一致させて所望の周波数に調整できるようになる。

【0039】図10は、上記スレーブフィルタ20と位相差検出調整回路30とからなるコントロール電圧発生回路の具体的回路例を示す。この実施例のコントロール電圧発生回路は、1次のローパスフィルタの位相遅延が、利得が-3dBのときの周波数で定義されるカットオフ周波数fcにおいて45°であること(図17参照)を利用して、所望の周波数を有する参照信号Viを、OTA21と容量22とからなるスレーブフィルタ20に入力し、その出力Voと参照信号Viとの位相差を位相差検出調整回路30で検出して、その位相差が45°となるようにフィードバック信号(Vc)を発生させるものである。

【0040】そのためこの実施例では、位相差検出調整 回路30を、スレーブフィルタ20の出力Voと参照信号Viとを矩形波(パルス)に変換するコンパレータ31,32と、これらの出力パルスを入力としその位相差を応じたデューティ比を有するパルスVdを形成するイクスクルーシブORゲート33と、その出力パルスVdとデューティ比が25%の理想パルス信号Vrとの差を積分する積分器(OTA34と容量35)とによって構成してある。

【0041】この実施例のコントロール電圧発生回路では、スレーブフィルタ20のカットオフ周波数fcが参

照信号Viの周波数fiと一致(fc=fi)していれば、スレーブフィルタ20の出力Voは、前述のように、位相が45°遅れているはずであるから、EORゲート33の出力Vdは、図11に示すように、周波数が入力参照信号Viの2倍でデューティ比が25%すなわち1/4の波形となる。一方、上記スレーブフィルタ20を構成するOTA21のGmが所望の値でないときは、そのカットオフ周波数fcが参照信号Viの周波数fiと一致しなくなるので、EORゲート33の出力パルスVdはデューティ比が25%でなくなる。このパルスVdとデューティ比が25%の理想パルス信号Vrとの差を積分器によって積分しているため、fc>fiであれば、位相遅延は小さいのでパルスVdのデューティは小さくなって積分値すなわち出力電圧は増加する。

12

【0042】また、fc<fiであれば、位相遅延は大きいのでパルスVdのデューティは大きくなって積分値すなわち出力電圧は減少する。この出力電圧(コントロール電圧Vc)によって、スレーブフィルタ20を構成するOTA21のGmが調整され、コントロール電圧Vcが下がるとスレーブフィルタ20のカットオフ周波数fcが高くなり、コントロール電圧Vcが上がるとカットオフ周波数fcが低くなるように負帰還がかかるため、定常状態ではfc=fiとなるように自動的に調整される。このコントロール電圧Vcがマスタフィルタ10に供給されるため、マスタフィルタ1ののカットオフ周波数fcも参照信号Viの周波数fiと等しく制御されることとなる。さらに、理想パルス信号Vrのデューティ比を変えることによって、自動調整後のカットオフ周波数を任意に設定することもできる。

「【0043】この実施例のコントロール電圧発生回路においては、安定な出力電圧Vcを得るために積分器の時定数をスレーブフィルタ20の時定数に比べて大きくする必要がある。しかし、定常状態への収束は積分器の時定数が小さい方が速い。そこで、この実施例では、積分器を構成するOTA34のコントロール電圧Vc2を制御することによって、過渡期はOTA34のGmを大きくして積分器の定数を下げ、過渡期はOTA34のGmを小さくして積分器の定数を上げることができるようにしている。

40 【0044】なお、同一半導体チップ上に信号処理系すなわちマスタフィルタが2つ以上ある場合には、上記実施例のコントロール電圧発生回路を2つのマスタフィルタに共通に設け、1つのコントロール電圧発生回路からのコントロール電圧Vcを2つのマスタフィルタに供給するように構成することができる。この実施例のコントロール電圧発生回路は、ループ内に積分器が1つだけであるため、系の動作が安定するとともに、OTA21、34やコンパレータ31、32にオフセットが生じていても積分値は一定であり、精度に影響しないという利点がある。

【0045】図12は、本発明に係るOTA-Cフィルタの他の実施例を示す。図12のフィルタ回路は、3次のバターワース・ローパスフィルタに適用したものであり、OTA1、OTA2、OTA3はそれぞれ図5に示されている差動増幅段OTAと同一の回路構成を有するGm制御可能な差動増幅回路で、その定電流用MOSFET M5に対するバイアス電圧VGNおよびM1、M2に対するバイアス電圧VGPが、共通の電流補償型バイアス回路BIASからそれぞれ供給されるように構成されている。差動増幅段OTA1、OTA2の反転出力端子は、インピーダンスの低い入力端子Vinに、また差動増幅段OTA3の反転出力端子は、インピーダンスの低い〇TA3の入力端子に接続される。

【0046】ところで、図12のフィルタ回路は、図1 4に示すSallen-Key型のローパスフィルタに おける抵抗R1, R2, R3をOTA (Gm制御可能な 差動増幅回路)で置き換えたOTA-Cフィルタをさら に改良したものである。すなわち、図14に示すSal 1en-Key型のフィルタにおける抵抗R1, R2, R3を単にOTAで置き換えると、図15に示すような 回路となる。ここで、抵抗R2が2個のOTAで置き換 えられているのは、抵抗R2には容量C1を充電する電 流 I_1 が流れる場合と容量 C_2 を充電する電流 I_2 が流れ る場合とがあるため、容量 C_1 の充放電用アンプOTA 2と容量C2の充放電用アンプOTA4とが必要とされ るからである。しかるに、図14の回路において、容量 C_1 , C_2 , C_3 の容量比を適切に選択(3次のバターワ ースの場合は $C_1 = C_2 = C_3$) することにより、同図の アンプOTA4を省略しても同一の伝達関数が得られる ことが分かった。そこで、本発明者は、図12の実施例 のような改良型のOTA-Cフィルタを考案した。

【0047】従来のOTA-Cフィルタでは、完全差動型アンプが使用されており、その場合、反転入力端子と非反転入力端子との間に大きな電圧がかかるため、OTAの電圧/電流変換特性の線形性がそのままフィルタの線形性となり、OTAには非常に高い線形性が要求されていた。これに対し、上記実施例のOTA-Cフィルタでは、シングルエンド出力のアンプが使用されているため、OTAにはそれほど高い線形性が要求されないという利点がある。

【0048】なお、図12のOTA-Cフィルタでは、アンプOTA1、OTA2、OTA3に対して、共通の電流補償型バイアス回路BIASからそれぞれバイアス電圧VGNおよびVGPを供給するように構成したが、アンプOTA3の入力電圧はOTA1やOTA2の入力電圧とレベルが異なる。そこで、図13に示すように、別個の電流補償型バイアス回路BIAS1、BIAS2を設けて、それぞれの入力電圧に応じて電流補償したバイアスVGNおよびVGPを供給するように構成することによって、より歪を少なくすることができる。

【0049】図16には、図14に示されているフィルタ回路(ロウパスフィルタ)の応用例としての無線通信システムが示されている。同図において、50はマイクロホンMPとスピーカSPKに接続され音声信号と電気信号との間の変換およびアナログ信号とディジタル信号との間の変換を行なう音声コーデック、60は時分割処理や誤り訂正の符号の生成およびチェック、送受信フレームの組立ておよび解析等を行なうチャンネルコーディング回路、70は送受信信号の変調、復調を行なうモデ

ム(変復調回路)である。

14

【0050】上記音声コーデック50は、ロウパスフィルタ51,52と、A/D変換器53、D/A変換器54と、入力音声信号の圧縮を行なうコーダー55と、音声出力の伸長を行なうデコーダー56等から構成されている。また、上記モデム70は、ロウパスフィルタ71,72と、D/A変換器73、A/D変換器74と、変調器75、復調器76等から構成されている。特に制限されないが、上記音声コーデック50とチャンネルコーディング回路60とモデム(変復調回路)70は、各々1つの半導体チップ上に形成されてそれぞれが半導体集積回路化されている。なお、図16において、80は送信用のパワーアンプ、キャリア信号を発生するシンセサイザ、送受信信号に上記キャリア信号を合成する加算器等からなる高周波部、81は送受信用のアンテナである。

【0051】この実施例では、上記ロウパスフィルタ51,52や71,72として、図14に示されているフィルタ回路が使用されており、音声コーデック50やモデム70内には、上記各ロウパスフィルタ51,52や71,72を構成するOTA(Gm制御可能な差動増幅回路)のトランスコンダクタンスGmを制御するためのコントロール電圧Vcを発生する図10のようなVc発生回路からなるGm制御回路57,77が設けられている。

【0052】しかも、Gm制御回路57はロウパスフィ ルタ51と52に対して共通に設けられ、Gm制御回路 77はロウパスフィルタ71と72に対して共通に設け られている。同一半導体チップ上の容量素子や抵抗素子 の比は比較的精度良く形成できるため、Gm制御回路5 40 7や77を同一チップ上の複数のフィルタ回路に対して 共通に設けてもそれぞれのOTAのGmさらにはフィル タのカットオフ周波数を精度良く一定に制御することが できる。また、実施例のようにGm制御回路を共通化す ることにより、占有面積の増加を抑えることができる。 【0053】以上説明したように、上記実施例は、OT A-Cフィルタに使用されるGm制御可能なアンプとし て、基本差動増幅回路の入力差動MOSFETのドレイ ンに接続された負荷MOSFETのゲートにバイアス回 路からの定電圧を印加して定電流源化するとともに、回 路の反転出力端子を入力端子に結合してやるようにした

ので、入力差動MOSFETの負荷MOSFETが定電流源化されるため、入力差動MOSFETのドレイン電圧が負荷MOSFETのしきい値電圧に依存しなくなり、電源電圧を1.5V程度に低くしても入力信号が上昇したときに入力差動MOSFETが非飽和になるのを防止することができ、低電圧化することができる。しかも、反転出力端子が入力端子と結合されているので、反転出力端子から出力される非反転出力端子と逆向きの電流を非反転入力端子から吸収させることができ、これによって回路のバランスを容易に保つことができるという効果がある。

【0054】さらに、基本差動増幅回路には、入力電圧をモニタしてそのレベルに応じたバイアス電圧を発生し、それを基本差動増幅回路の定電流用のMOSFETのゲートに供給することで、チャネル長変調効果による電流変動を補償させる電流補償型バイアス発生回路を具備させるようにしたので、差動増幅回路のバイアス電流が一定になり、トランスコンダクタンスを安定させ、出力の歪をより一層小さくすることができるという効果がある。

【0055】以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。上記実施例では、1次のローパスフィルタおよび3次のローパスフィルタの例を示したが、本発明は2次のローパスフィルタや4次以上のローパスフィルタにも適用することができる。さらに、本発明は、バンドパスフィルタやハイパスフィルタにも利用することができる。

[0056]

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。すなわち、低電圧・低消費電力で低歪かつ周波数偏差の少ないフィルタ回路を実現することができる。

【図面の簡単な説明】

【図1】本発明に係るGm制御可能な差動増幅回路の一 実施例を示す回路図、

【図2】図1の差動増幅回路を用いた1次のローパスフィルタの例を示す回路構成図、

【図3】図1の差動増幅回路における歪のチャネル依存性を示すグラフ、

【図4】本発明に係るGm制御可能な差動増幅回路の第2の実施例を示す回路図、

【図5】本発明に係るGm制御可能な差動増幅回路の第 3の実施例を示す回路図、

【図6】図4の差動増幅回路におけるバイアス回路の動作を説明するための回路図、

【図7】本発明に係るGm制御可能な差動増幅回路の第 4の実施例を示す回路図、

【図8】図7の差動増幅回路に適したバイアス回路の一 例を示す回路図、

【図9】本発明に係るGm制御可能な差動増幅回路を用 10 いた1次のローパスフィルタの一実施例を示すブロック 図

【図10】図9の実施例におけるコントロール電圧発生 回路(スレーブフィルタおよび位相差検出調整回路)の 一実施例を示す回路図、

【図11】図10の実施例における位相差検出調整回路の入出力波形を周波数との関係で示す波形説明図、

【図12】本発明に係るGm制御可能な差動増幅回路を 用いた3次のローパスフィルタの一実施例を示すブロッ ク図、

20 【図13】本発明に係るGm制御可能な差動増幅回路を 用いた3次のローパスフィルタの他の実施例を示すブロック図.

【図14】従来の3次のCRローパスフィルタの一例を示すブロック図、

【図15】図14のCRローパスフィルタにおける抵抗を本発明に係るGm制御可能な差動増幅回路で単純に置き換えた場合の回路例を示すブロック図、

【図16】本発明に係るフィルタ回路の応用例としての 無線通信システムの構成例を示すブロック図、

30 【図17】1次ローパスフィルタのカットオフ周波数と 位相遅れとの関係を示す説明図、

【図18】従来のGm制御可能な差動増幅回路の一例を示す回路図、

【図19】図18の差動増幅回路を用いた1次のローパスフィルタの一例を示す回路構成図である。

【符号の説明】

Gm トランスコンダクタンス

BIAS バイアス回路

OTA Gm制御可能な差動増幅回路


40 M1, M2 定電流型負荷MOSFET


M3, M4 入力差動MOSFET


M5 定電流用MOSFET


Vc Gm制御用コントロール電圧

16












【図8】




【図11】



【図13】





【図16】

